32.768KHZ（表晶）高精密电路设计
来源：http://www.kangbidz.com 作者：kangbidz 2012年06月02
电子产品在我们日常生活中到处可见,比如电子手表,计时工具,计算器,时钟显示,还有我们现在离不开的电脑,电视机,手机和移动通讯设备等等。这些电子产品都有个共同点,那就是都需要里面的晶振来带着它们运行。今天我们来认识一颗,在电子产品中很神奇的晶振（32.768KHZ,表晶）。
1 基本结构
由于以晶体振荡器为核心的振荡电路具有工作频率很准,稳定,频率仅与所选晶体器件的进度有关等诸多优点,从而在时钟,监控等消费电子,军工和通讯类芯片中得到极其广泛的应用。但是,这种振荡电路的工作性能的好坏不仅取决于晶体器件,而且与配合晶体工作的谐振回路的设计好坏息息相关。由于晶体器件一般外接,谐振回路一般内嵌在芯片内部,所以设计的谐振回路还要便于集成。在下文中,笔者提供了一种成功用于时钟类消费电子芯片的实用高稳定性的32.768KHz谐振电路的设计。
晶体振荡器基本上是一个具有负反馈的放大器,由于环路增益大于1且相位等于360度时,此时不需要外界的信号,自然就造成一稳定的振荡信号,因此振荡器的结构必须包括:A.在振荡频率下具有功率增益的主动元件。B.振荡频率的决定元件。C.振荡振幅的限制,稳定元件。根据这一原则,目前以CMOS技术所做的石英振荡器结构一般如图1:
在图1中,反相器结构的反相放大器加上偏置电阻Rb提供了功率增益,振荡频率的决定元件是外接晶振,C1和C2。而振荡振幅则由反相放大器本身非线性特性确定,Rp,Rn为限流电阻。在元件的选择方面,经过理论分析和参考其他设计经验,我们得到一些设计准则。第一,C1和C2应该选择值相同(一般8-12PF),考虑内嵌时,需剔除实际的一些杂散电容,如PAD电容,拉线电容等的影响,一般选择反相放大器的栅端为外接可调电容端。第二,偏压电阻Rb的选择:Rb主要做放大器的自反馈用,因为放大器的输入端与输出端反向且操作在大信号下,为减小LOADINGEF2FECT及功耗,一般选择Rb约10M-20M。为了减少空间,做法上由于不要求很精确的值,故多以CMOS方式来实现。第三,限流电阻Rp,Rn的选择:Rp,Rn的值可说决定放大器的功率消耗及放大增益。当Rp,Rn小时,功率消耗大,但相对的放大增益也变佳,如此可改善起振时间。在CMOS实现中,即加大W/L比,则等效电阻小,起振快。但是,加大宽长比后,偏压电阻Rb也变小,这样会使得振荡器稳定性受损。当稳定性和起振时间不可兼得,只好折衷了。另外,加快起振时间另一通常办法是:将OSCO端电容做大,使得C1,C2电容不相等。
2 高稳定性的谐振回路的设计分析
在确定了一般的设计结构和设计原则后,我们采取了相应的措施来改进整个振荡器的性能,如:外接调谐电容,偏压电阻用CMOS来实现,提高谐振回路中的放大器的增益等。经过反复的调试,我们得到如图2的设计电路。
在图2中,由外接晶振的仿真模型,谐振回路和偏置基准电压源三部分组成。外接晶振的仿真模型由C8,C9,R11,L0构成的复谐振等效模型代替,其精度完全满足仿真需要,该电路有一个串联谐振频率ωq和一个并联谐振频率ωp。计算核实如下:由公式得 ωq=1Lq3Cq=147.22×0.5×10-12=205.8×103弧度/秒 ωp=1LqCq3C0Cq+C0=147.22×10-12×0.5×100100+0.5=206.3×103弧度/秒所以大约fq=ωq2π=205.8×1036.28=32.771KHzfp=ωp2π=205.8×1036.28=32.850KHz可见两个谐振频率只相差79Hz,精度足以满足仿真需要。图中的基准电压源由M17,M18,M21,M22,R8组成,组态形式为一种对电源灵敏度很小的基准电压源。该基准源提供与电源无关的基准电压,它有两个稳定工作点,为避免其进入零电流工作点,需对它加启动电路。图中M20,M19,M26，C4组成启动电路。上电之初,C4两端电压不能突变,因而M20管导通,从而VDD通过M20启动由M17,M18,M21,M22组成的基准电压源。其准源稳定后通过镜像电流源M17,M18输出基准低电压到M16,M19的栅极,使它们开始导通。M26管为有源电阻,做M19的负载,且电流从该支路对C4充电。当C4充电完成后,M20截止,从而基准源自主工作,也节省了功耗。至此,启动电路的任务完成。这样,该电路中余下的部分则承担谐振回路的任务。在图2中,OSCI和OSCO为外接晶振口,分别通过电容C11和C5挂接到VDD上,且C5=1753700fF=122.5PF,C11=1PF,这样内嵌的“C2”大于了“C1”,有利于加快起振时间,并且OSCI外接调谐电容,可以调整“C2”和“C1”从而调整频率精度。另外,OSCI和OSCO两个外围端口和地之间均加了二极管形式的NMOS管的端口保护电路,以防止端口出现过大电压。二极管由NMOS管的栅源短接构成。在谐振回路中,CP01是振荡控制逻辑信号。CP01=0时,谐振回路工作。CP01=1时,谐振回路停振。它的工作原理为:CP01为0时,M12管截止不影响放大器工作,且M3管截止,同时基准电压通过放大器中的镜像电流源对分压回路上的M11提供偏压,从而调节了作为了偏压电阻之一的M8(Rbp)的栅压,使其工作在线性区以利用其导通电阻。另外,M9作为偏压电阻的对称管(Rbn),其栅压为高,也工作在线性区利用其导通电阻。这样,M8,M9就组成了CMOS形式的偏压电阻。这种形式的好处是:由于PMOS管和NMOS管的导通电阻随VGS的变化正好相反,那么当外接条件变化时,两者的导通电阻呈互补变化,从而综合效果使得偏压电阻Rb相对稳定。CP01为1时,M12管导通,从而强制使得放大器不工作,另外,通过分压回路和CP01的作用,M8管和M9管都进入截止态。另一方面,我们设计的放大器不是通常的共源共栅反相放大器,而是采用共源反相放大器,图中M4,M7和M5,M6分别组成两个共源放大器,M4,M5分为放大管,M7,M6作为电流阱分为对应的负载,电流阱偏置由镜像电流阱M10提供,而M15则为其提供了基准电流,其准电流的产生受从基准电压源得到的稳定偏置电压控制。在完成电路设计之后,我们需要进行仿真来验证设计的效果。
3 仿真分析
在设定好宽长比后,调用CADENCE的ANALOGARTIST的spectre仿真工具进行仿真,MOS管模型是0.6um的模型,设置的参数值:r=800欧,s=700fF得到的仿真波形如图3(略)。由波形可以看到,CP01为0时,OSC得到占空比为50%的方波,且由图测量得周期T=30.6215us,则32.768KHz表晶的周期为1/32768=30.5176us。故两者的误差在可接受范围内。另外,图中的CKPI1和CKPI2分别是晶振频率入口和非晶振频率入口,可以看到CKPI1等于OSC,CKPI2保持低电平。在进一步的仿真中,可以看出本谐振回路能很好的配合外接32.768KHz的晶振,起振时间快,振荡器工作稳定。限于篇幅,在此就不详述了。在实际设计中,该振荡器嵌入芯片后工作性能良好,能达到各项技术指标。
1 基本结构
由于以晶体振荡器为核心的振荡电路具有工作频率很准,稳定,频率仅与所选晶体器件的进度有关等诸多优点,从而在时钟,监控等消费电子,军工和通讯类芯片中得到极其广泛的应用。但是,这种振荡电路的工作性能的好坏不仅取决于晶体器件,而且与配合晶体工作的谐振回路的设计好坏息息相关。由于晶体器件一般外接,谐振回路一般内嵌在芯片内部,所以设计的谐振回路还要便于集成。在下文中,笔者提供了一种成功用于时钟类消费电子芯片的实用高稳定性的32.768KHz谐振电路的设计。
晶体振荡器基本上是一个具有负反馈的放大器,由于环路增益大于1且相位等于360度时,此时不需要外界的信号,自然就造成一稳定的振荡信号,因此振荡器的结构必须包括:A.在振荡频率下具有功率增益的主动元件。B.振荡频率的决定元件。C.振荡振幅的限制,稳定元件。根据这一原则,目前以CMOS技术所做的石英振荡器结构一般如图1:
在图1中,反相器结构的反相放大器加上偏置电阻Rb提供了功率增益,振荡频率的决定元件是外接晶振,C1和C2。而振荡振幅则由反相放大器本身非线性特性确定,Rp,Rn为限流电阻。在元件的选择方面,经过理论分析和参考其他设计经验,我们得到一些设计准则。第一,C1和C2应该选择值相同(一般8-12PF),考虑内嵌时,需剔除实际的一些杂散电容,如PAD电容,拉线电容等的影响,一般选择反相放大器的栅端为外接可调电容端。第二,偏压电阻Rb的选择:Rb主要做放大器的自反馈用,因为放大器的输入端与输出端反向且操作在大信号下,为减小LOADINGEF2FECT及功耗,一般选择Rb约10M-20M。为了减少空间,做法上由于不要求很精确的值,故多以CMOS方式来实现。第三,限流电阻Rp,Rn的选择:Rp,Rn的值可说决定放大器的功率消耗及放大增益。当Rp,Rn小时,功率消耗大,但相对的放大增益也变佳,如此可改善起振时间。在CMOS实现中,即加大W/L比,则等效电阻小,起振快。但是,加大宽长比后,偏压电阻Rb也变小,这样会使得振荡器稳定性受损。当稳定性和起振时间不可兼得,只好折衷了。另外,加快起振时间另一通常办法是:将OSCO端电容做大,使得C1,C2电容不相等。
2 高稳定性的谐振回路的设计分析
在确定了一般的设计结构和设计原则后,我们采取了相应的措施来改进整个振荡器的性能,如:外接调谐电容,偏压电阻用CMOS来实现,提高谐振回路中的放大器的增益等。经过反复的调试,我们得到如图2的设计电路。
在图2中,由外接晶振的仿真模型,谐振回路和偏置基准电压源三部分组成。外接晶振的仿真模型由C8,C9,R11,L0构成的复谐振等效模型代替,其精度完全满足仿真需要,该电路有一个串联谐振频率ωq和一个并联谐振频率ωp。计算核实如下:由公式得 ωq=1Lq3Cq=147.22×0.5×10-12=205.8×103弧度/秒 ωp=1LqCq3C0Cq+C0=147.22×10-12×0.5×100100+0.5=206.3×103弧度/秒所以大约fq=ωq2π=205.8×1036.28=32.771KHzfp=ωp2π=205.8×1036.28=32.850KHz可见两个谐振频率只相差79Hz,精度足以满足仿真需要。图中的基准电压源由M17,M18,M21,M22,R8组成,组态形式为一种对电源灵敏度很小的基准电压源。该基准源提供与电源无关的基准电压,它有两个稳定工作点,为避免其进入零电流工作点,需对它加启动电路。图中M20,M19,M26，C4组成启动电路。上电之初,C4两端电压不能突变,因而M20管导通,从而VDD通过M20启动由M17,M18,M21,M22组成的基准电压源。其准源稳定后通过镜像电流源M17,M18输出基准低电压到M16,M19的栅极,使它们开始导通。M26管为有源电阻,做M19的负载,且电流从该支路对C4充电。当C4充电完成后,M20截止,从而基准源自主工作,也节省了功耗。至此,启动电路的任务完成。这样,该电路中余下的部分则承担谐振回路的任务。在图2中,OSCI和OSCO为外接晶振口,分别通过电容C11和C5挂接到VDD上,且C5=1753700fF=122.5PF,C11=1PF,这样内嵌的“C2”大于了“C1”,有利于加快起振时间,并且OSCI外接调谐电容,可以调整“C2”和“C1”从而调整频率精度。另外,OSCI和OSCO两个外围端口和地之间均加了二极管形式的NMOS管的端口保护电路,以防止端口出现过大电压。二极管由NMOS管的栅源短接构成。在谐振回路中,CP01是振荡控制逻辑信号。CP01=0时,谐振回路工作。CP01=1时,谐振回路停振。它的工作原理为:CP01为0时,M12管截止不影响放大器工作,且M3管截止,同时基准电压通过放大器中的镜像电流源对分压回路上的M11提供偏压,从而调节了作为了偏压电阻之一的M8(Rbp)的栅压,使其工作在线性区以利用其导通电阻。另外,M9作为偏压电阻的对称管(Rbn),其栅压为高,也工作在线性区利用其导通电阻。这样,M8,M9就组成了CMOS形式的偏压电阻。这种形式的好处是:由于PMOS管和NMOS管的导通电阻随VGS的变化正好相反,那么当外接条件变化时,两者的导通电阻呈互补变化,从而综合效果使得偏压电阻Rb相对稳定。CP01为1时,M12管导通,从而强制使得放大器不工作,另外,通过分压回路和CP01的作用,M8管和M9管都进入截止态。另一方面,我们设计的放大器不是通常的共源共栅反相放大器,而是采用共源反相放大器,图中M4,M7和M5,M6分别组成两个共源放大器,M4,M5分为放大管,M7,M6作为电流阱分为对应的负载,电流阱偏置由镜像电流阱M10提供,而M15则为其提供了基准电流,其准电流的产生受从基准电压源得到的稳定偏置电压控制。在完成电路设计之后,我们需要进行仿真来验证设计的效果。3 仿真分析
在设定好宽长比后,调用CADENCE的ANALOGARTIST的spectre仿真工具进行仿真,MOS管模型是0.6um的模型,设置的参数值:r=800欧,s=700fF得到的仿真波形如图3(略)。由波形可以看到,CP01为0时,OSC得到占空比为50%的方波,且由图测量得周期T=30.6215us,则32.768KHz表晶的周期为1/32768=30.5176us。故两者的误差在可接受范围内。另外,图中的CKPI1和CKPI2分别是晶振频率入口和非晶振频率入口,可以看到CKPI1等于OSC,CKPI2保持低电平。在进一步的仿真中,可以看出本谐振回路能很好的配合外接32.768KHz的晶振,起振时间快,振荡器工作稳定。限于篇幅,在此就不详述了。在实际设计中,该振荡器嵌入芯片后工作性能良好,能达到各项技术指标。
正在载入评论数据...
相关资讯
- [2012-04-05]简单晶振检验器
- [2012-04-05]晶振类别详解
- [2012-04-05]晶振老化
- [2012-04-05]晶振寄生响应
- [2012-04-05]晶振行业向小型化方向发展
- [2012-04-05]高振动石英晶振
- [2012-04-29]高精密石英振荡器将引领晶振行业...
- [2012-04-30]SMD晶振的主要市场体现在汽车电...
