　　解密振荡器输出逻辑,分析其应用技巧
　　石英晶振的输出逻辑分多钟,且每一种的性能及特性都不尽相同,且输出逻辑是有源晶振独有特性,这是众所周知的;但是常常在应用过程中没有重点去关注过这个问题,实际上它对产品的性能也存在极大的影响,甚至是影响设备的性能等等;那么在应用过程中有没有技巧呢?或者说有没有什么样的标准可以参考呢?

　　输出类型总体可分为两大类,分别是方波输出和正玄波输出,想要应用我们就得对其足够熟悉,否则一切都只不过是纸上谈兵罢了;但是呢由于篇幅的原因,接下来就选取其中几种常用的输出类型进行具体说明,如您想要了解更多的话可以联系咨询我们.
　　CMOS,HCMOS和LVCMOS都属于互补金属氧化物半导体类别.它们是最适合低频时钟(通常低于250MHz)的方波数字输出.这允许在时钟输出和芯片输入之间直接连接.在大多数情况下,可以使用低值串联电阻器来有效减少信号反馈并保持可靠的信号完整性.还有一些高速和低压选项可能更适合您的特定需求.
　　PECL输出经常在高速时钟分配电路中使用.这是因为PECL具有很高的抗噪能力,能够在较长的线路长度上驱动高数据速率,并且由于电压摆幅较大而具有良好的抖动性能.但是,PECL需要高功耗才能运行,这是主要缺点.LVPECL为千兆位以太网和光纤通道的使用奠定了良好的基础.LVPECL就像LVDS在电气上一样,但是提供更大的差分电压摆幅和稍低的电源效率.LVPECL的输出可能会带来挑战,因为需要端接来发射电压.同样,芯片中的差分电路可能具有不同的输入容差.确保检查是否正确端接以达到最佳性能.
　　LVDS类似于LVPECL输出,但是LVDS的功耗较低,并且电压摆幅较小.LVDS通常用于满足时钟分配或背板收发器等高速数据传输需求.对于更高的数据速率,通常首选HCSL,CML或LVPECL,但与LVDS相比,它们将需要更多的功耗.其他好处包括降低了对噪声的敏感性,并且易于在CMOSIC中实现.LVDS的缺点是与PECL相比,其抖动性能降低,但是正在寻求新技术以实现与LVPECL相同水平的抖动性能.
　　大体的话目前市场上较为常用的输出方式就这几种,除这几种之外还有就是正玄波和削顶正弦波;其中CMOS,HCMOS和LVCMOS称为方波输出,通常会出现普通有源晶振,压控晶振,压控温补晶振等产品上,而PECL以及LVDS虽也是方波形式的,但是这是一种差分输出型号,在以前是差分晶振独有的输出逻辑,不过如今已经实现在普通有源晶振上搭载这样的输出逻辑了,NDK前段时间就推出过一款.
　　通过以上分析我们可得出一下结论:
　　1)因为LVDS输出在接收器处只需要一个电阻,而LVPECL在发送器和接收器上都需要端接.如果要便于使用的话可以选用LVDS输出
　　2)LVDS,LVPECL和HCSL具有比CMOS更快的转换速度,但需要更多的功率.这是针对于那种高频输出的产品
　　3)如果想要达到低功耗的目的,并且频率高于150MHz的话,那么建议选用CMOS或者LVDS.

　　是的,以上三条准则就是这些石英晶振输出逻辑的应用技巧,基本已经囊括了所有的常用输出类型,在应用时广大用户可按需选择.

正在载入评论数据...

上一篇：石英振荡器抖动敏感性到底因何所致,且待下文分析

下一篇：LVPECL差分晶振CPD-033-50-106.250为高Q第三泛音晶体设计

此文关键字：振荡器输出逻辑晶振输出类型应用 CMOS输出振荡器

欢迎光临：康比电子有限公司

技术支持

企业博客

解密振荡器输出逻辑,分析其应用技巧

相关资讯

姓名：
邮箱：
正文：